J2U0020-28-61
作成:1998年 6月
前回作成:1996年 9月
¡ 電子デバイス
MSM7533H/7533V/7534 l
MSM7533H/7533V/7534
2chシングルレイルコーデック
n 概要
MSM7533/MSM7534は、300∼3400Hzの音声帯域の信号をA/D、D/A変換するためのフィルタを内
蔵したCMOSによる2チャネルコーデックLSIです。
本LSIは、単一電源動作、低消費電力動作ができ、1チップに2チャネルのAD/DA変換機能を持って
おり、実装面積、外付け部品の削減ができますので、デジタル電話端末、デジタルPABX、ハンズフ
リー電話機のエコーキャンセラDSPのアナログインタフェース用に最適です。
n 特長
l 単一5V電源動作
l 消費電力
動作時:
パワーセーブ時:
typ 35mW
typ 7mW
パワーダウン時:
typ 0.05mW
l ITU-T圧伸則に従っています。
max 74mW
max 16mW
VDD=5V
VDD=5V
max 0.3mW
VDD=5V
MSM7533H : m-law
MSM7534
: A-law
MSM7533V : m/A-law ピンセレクタブル
l PLLを内蔵していますのでマスタクロックは不要です。
l PCMインタフェースは2CHシリアル/パラレル切替え可能
l 伝送クロック: 64, 128, 256, 512, 1024, 2048kHz
96, 192, 384, 768, 1536, 1544, 200kHz
(2CHシリアル時、64、96kHzは不可)
l 送信ゲイン調節が可能
l 基準電圧源内蔵
l アナログ出力は600Wライントランスを直接駆動可能
l パッケージ:
20ピンプラスチックスキニーDIP
24ピンプラスチックSOP
(DIP20-P-300-2.54-S1)(製品名:MSM7533HRS)
(製品名:MSM7533VRS)
(製品名:MSM7534RS)
(SOP24-P-430-1.27-K) (製品名:MSM7533HGS-K)
(製品名:MSM7533VGS-K)
(製品名:MSM7534GS-K)
1/17
MSM7533H/7533V/7534 l
n ブロック図
AIN1
−
+
RC
LPF
8th
BPF
RC
LPF
8th
BPF
AD
CONV.
DOUT1
DOUT2
TCONT
GSX1
AIN2
−
+
GSX2
AOUT1
AOUT2
SGC
PLL
AUTO
ZERO
5th
LPF
−
+
BCLK
RTIM
S&H
5th
LPF
+
SG
GEN
S&H
VR
GEN
RSYNC
(ALAW)
DA
CONV.
−
XSYNC
RCONT
PWD
Logic
CHPS
DIN1
DIN2
PDN
VDD
AG
DG
2/17
MSM7533H/7533V/7534 l
n 端子接続(上面図)
20ピンプラスチックスキニーDIP
SGC 1
20 AIN2
AOUT2 2
19 GSX2
AOUT1 3
18 GSX1
24ピンプラスチックSOP
24 AIN2
SGC 1
AOUT2 2
23 GSX2
NC 3
22 GSX1
21 AIN1
AOUT1 4
20 NC
PDN 5
PDN 4
CHPS 5
17 AIN1
16(ALAW)*
VDD 6
15 AG
DG 7
14 BCLK
RSYNC 8
13 XSYNC
DIN2 9
12 DOUT2
DIN1 10
11 DOUT1
19(ALAW)*
CHPS 6
NC 7
18 AG
VDD 8
17 NC
DG 9
16 BCLK
RSYNC 10
15 XSYNC
DIN2 11
14 DOUT2
DIN1 12
13 DOUT1
NC:未使用ピン
<注>*ALAW端子は、MSM7533VRS/MSM7533VGS-Kにのみあります。
3/17
MSM7533H/7533V/7534 l
n 端子機能説明
l AIN1、AIN2、GSX1、GSX2
AIN1、GSX1はチャネル1の、AIN2、GSX2はチャネル2の送信アナログ入力及び送信レベル調整用
端子です。
AIN1、AIN2は、オペアンプ反転入力、そしてGSX1、GSX2はオペアンプ出力に接続されていま
す。レベル調整は下記の方法を参考にして下さい。
AIN1、AIN2を使用しない場合、AIN1はGSX1、AIN2はGSX2に配線して下さい。
パワーセーブ、パワーダウン時、GSX1、GSX2出力はAG電位となります。
R2
CH1
アナログ入力
C1
R1
AIN1
−
+
R4
CH2
アナログ入力
GSX1
C2
R3
GSX2
AIN2
−
+
CH1利得
利得=R2/R1≦10
R1:可変
R2>20kW
C1>1/(2p*30*R1)
CH2利得
利得=R4/R3≦10
R3:可変
R4>20kW
C2>1/(2p*30*R3)
l AOUT1、AOUT2
AOUT1はチャネル1の、AOUT2はチャネル2の受信アナログ出力端子です。
出力振幅は、DIN1、DIN2へ3dBmOのデジタル信号を入力した時、3.4VppでSG(信号グランド電
位:1/2VDD)を中心に振れ、600W以上の負荷を駆動できます。
パワーセーブ、パワーダウン時これらの出力は高抵抗でSG電位を出力します。
l VDD
5V電源端子です。使用される装置のアナログ電源系を使用して下さい。この端子とAG端子間に0.1
∼1mFの高周波特性の良いバイパスコンデンサと10∼20mFのコンデンサを必要に応じて入れて下さ
い。
l DIN1
DIN1はパラレルモード選択時のチャネル1のPCM信号入力端子で、この端子への直列PCM信号入力
と、それに同期したRSYNC信号、BCLK信号によりDA変換を行い、アナログ出力をAOUT1端子よ
り出力します。PCM信号のデータ速度はBCLK周波数と同じです。
PCM信号は、BCLK信号の立下がりでシフトされ、8ビットシフトされた時点で内部レジスタにラッ
チされます。PCMデータ(MSD)の先頭はRSYNCの立上がりで識別されます。
シリアルモード選択時、この入力端子は使用しませんが、GND(0V)へ接続して下さい。
4/17
MSM7533H/7533V/7534 l
l DIN2
DIN2はパラレルモード選択時のチャネル2のPCM信号入力端子で、この端子への直列PCM信号入力
と、それに同期したRSYNC信号、BCLK信号によりDA変換を行いアナログ出力をAOUT2端子より
出力します。PCM信号のデータ速度はBCLK周波数と同じです。
PCM信号は、BCLK信号の立下がりでシフトされ、8ビットシフトされた時点で内部レジスタにラッ
チされます。PCMデータ(MSD)の先頭はRSYNCの立上がりで識別されます。
シリアルモード選択時、この入力端子は2CH多重化PCM信号入力端子として使用します。
l BCLK
DIN1、DIN2、DOUT1、DOUT2のPCM信号のシフトクロック信号入力端子です。周波数はデータ速
度と同一で、64、96、128、192、256、384、512、768、1024、1536、1544、2048、200kHzです。
この信号を、"1"又は"0"に固定することにより、送信、受信共にパワーセーブ状態になります。
l RSYNC
受信同期信号入力端子です。この信号によりDIN1、DIN2端子への直列PCM信号列から必要な8ビッ
トのPCMデータを選択します。また、この同期信号により受信部のすべてのタイミング信号を同期
させます。この同期信号はBCLKと位相同期している(BCLKと同一のクロック源から作られてい
る)ことが必要です。周波数は受信部の交流特性(主に周波数特性)を保証するため、8kHz±
50ppmにして下さい。ただし、使用される装置の周波数特性が厳密に規定されていない場合には
6kHz∼9kHzの範囲で動作可能ですが、電気的特性のカタログ値での保証はできません。
l XSYNC
送信同期信号入力端子です。DOUT1、DOUT2端子からのPCM出力信号は、この信号に同期して出
力されます。また、この同期信号により、PLLをトリガすると共に送信部すべてのタイミング信号
を同期させます。この同期信号はBCLKと位相同期していることが必要です。周波数は送信部の交
流特性(主に周波数特性)を保証するため、8kHz±50ppmにして下さい。ただし、使われる装置の
周波数特性が厳密に規定されていない場合には6kHz∼9kHzの範囲で動作可能ですが、電気的特性の
カタログ値での保証はできません。
この信号を、"1"又は"0"に固定することにより、送信、受信共にパワーセーブ状態になります。
5/17
MSM7533H/7533V/7534 l
l DOUT1
DOUT1はパラレルモード選択時のチャネル1のPCM信号出力端子です。このPCM出力信号はBCLK
信号の立上がりに同期してMSDから順に出力されます。(MSDはBCLKとXSYNCのタイミングに
より、XSYNCの立上がりで出力される場合があります。)
この端子は、PCM出力の8ビット以外の時間ではハイインピーダンスになります。また、この端子
はパワーダウン、パワーセーブ時にもハイインピーダンスになります。シリアル・モード選択時、
この端子は2CH多重化PCM信号出力端子となります。
出力形態は、オープンドレインですので、プルアップ抵抗が必要です。
符号化則、出力符号形式についてはITU-T勧告に従っており、MSM7534(A-law)では偶数ビット
の反転もしております。
PCMIN/OUT
入出力レベル
MSM7533H(m-law)
MSM7534(A-law)
MSD
MSD
+フルスケール
+0
−0
−フルスケール
1
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
1
0
0
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
0
1
1
0
l DOUT2
DOUT2はパラレルモード選択時のチャネル2のPCM信号出力端子です。このPCM出力信号はBCLK
信号の立上がりに同期してMSDから順に出力されます。(MSDはBCLKとXSYNCのタイミングに
より、XSYNCの立上がりで出力される場合があります。)
この端子は、PCM出力の8ビット以外の時間ではハイインピーダンスになります。また、この端子
はパワーダウン、パワーセーブ時にもハイインピーダンスになります。シリアル・モード選択時、
この端子はオープン状態となります。
出力形態は、オープンドレインですので、プルアップ抵抗が必要です。
符号化則、出力符号形式についてはITU-T勧告に従っており、MSM7534(A-law)では偶数ビット
の反転もしております。
l CHPS
PCM入出力モードの選択信号入力端子です。
この信号がデジタル"H"レベルの時、PCM入出力はパラレルモードとなり、CH1とCH2のPCMデー
タが同一タイミングでDOUT1、DOUT2、DIN1、DIN2より入出力されます。
この信号がデジタル"L"レベルの時、PCM入出力はシリアルモードとなり、CH1とCH2のPCMデー
タは時分割多重化したデータとしてDOUT1、DIN2より入出力されます。
パラレル・モードはエコー・キャンセラLSI(MSM7520)とのデジタル・インタフェースとして、
シリアル・モードはPABX等のPCM多重化装置のデジタル・インタフェースとして便利です。
6/17
MSM7533H/7533V/7534 l
l PDN
パワーダウン制御信号入力端子です。デジタル"L"レベルで送信、受信共にパワーダウン状態になり
ます。
l AG
アナログ信号用のグランド端子です。
l DG
デジタル信号回路用のグランド端子です。本ICの内部ではアナロググランド(AG)とは分離されて
いますが、プリント基板上ではアナロググランド(AG)に接続して下さい。
l SGC
信号グランド電位作成回路用のバイパスコンデンサ端子です。0.1mFの高周波特性の良いコンデンサ
をSGCとAG間に入れて下さい。
l ALAW
この端子はMSM7533VRS/7533VGS-Kにのみあります。
この端子は圧伸則を切り替えるための制御信号入力端子です。デジタル"L"レベルの時、CODECは
m-lawで動作し、デジタル"H"レベルの時、CODECはA-lawで動作します。
この端子は、IC内部でプルダウンしていますので、この端子を開放で使用された場合CODECはmlawで動作します。
7/17
MSM7533H/7533V/7534 l
n 絶対最大定格
項 目
電源電圧
記号
条 件
定格値
単位
VDD
―
0∼7.0
V
アナログ入力電圧
VAIN
―
−0.3∼VDD+0.3
V
デジタル入力電圧
VDIN
―
−0.3∼VDD+0.3
V
保存温度
Tstg
―
−55∼+150
℃
記号
条 件
電源電圧
VDD
電圧値は一定
4.75
5.0
5.25
V
動作温度
Ta
―
−30
+25
+85
℃
アナログ入力電圧
VAIN
ゲイン=1
―
―
3.4
Vpp
高レベル入力電圧
VIH
―
VDD
V
低レベル入力電圧
VIL
XSYNC, RSYNC, BCLK,
DIN1, DIN2, PDN, CHPS
2.2
0
―
0.8
V
n 推奨動作条件
項 目
Min.
Typ.
Max.
64, 128, 256, 512, 1024,
2048, 96, 192, 384, 768,
1536, 1544, 200
単位
クロック周波数
FC
BCLK=(2CHシリアル時、
64, 96kHzは削除)
同期信号周波数
FS
XSYNC, RSYNC
6.0
8.0
9.0
kHz
クロックデューティ
サイクル
DC
BCLK
40
50
60
%
デジタル入力立上がり
時間
TIR
―
―
50
ns
デジタル入力立下がり
時間
TIF
―
―
50
ns
XSYNC, RSYNC, BCLK,
DIN1, DIN2, PDN, CHIPS
kHz
TXS
BCLK→XSYNC
nタイミングチャート参照
100
―
―
ns
TSX
XSYNC→BCLK
nタイミングチャート参照
100
―
―
ns
TRS
BCLK→RSYNC
nタイミングチャート参照
100
―
―
ns
TSR
RSYNC→BCLK
nタイミングチャート参照
100
―
―
ns
同期信号幅
TWS
XSYNC, RSYNC
1BCLK
―
100
ms
DINセットアップ時間
TDS
DIN1, DIN2
100
―
―
ns
DINホールド時間
TDH
DIN1, DIN2
100
―
―
ns
RDL
プルアップ抵抗、DOUT1、DOUT2
0.5
―
―
kW
送信同期タイミング
受信同期タイミング
デジタル出力負荷
CDL
アナログ入力許容オフ
セット電圧
Voff
ジッタ許容幅
―
DOUT1, DOUT2
―
―
100
pF
送信ゲインステージ
ゲイン=1
VDD/2
−100
―
VDD/2
+100
mV
送信ゲインステージ
ゲイン=10
VDD/2
−10
―
VDD/2
+10
mV
XSYNC, RSYNC
―
―
500
ns
8/17
MSM7533H/7533V/7534 l
n 電気的特性
l 直流及びデジタルインタフェース特性
(VDD=5V±5%, Ta=−30∼+85℃)
項 目
電源電流
記号
条 件
Min.
Typ.
Max.
単位
IDD1
動作時、無信号
―
7.0
14.0
mA
IDD2
パワーセーブ時(PDN=1)
XSYNC
又はBCLK OFF
―
1.3
3.0
mA
IDD3
パワーダウン時 PDN=0
―
0.01
0.05
mA
高レベル入力電圧
VIH
―
2.2
―
VDD
V
低レベル入力電圧
VIL
―
0.0
―
0.8
V
高レベル入力リーク
IIH
―
―
―
2.0
mA
低レベル入力リーク
IIL
―
―
―
0.5
mA
VOL
pull-up抵抗>500W
0.0
0.2
0.4
V
IO
―
―
―
10
mA
CIN
―
―
5
―
pF
低レベルデジタル
出力電圧
デジタル出力リーク
入力容量
l 送信アナログインタフェース
(VDD=5V±5%, Ta=−30∼+85℃)
項 目
記号
条 件
入力抵抗
RINX
AIN1, AIN2
出力負荷抵抗
RLGX
出力負荷容量
CLGX
出力振幅
VOGX
オフセット電圧
VOSGX
GSX1, GSX2対SG電位
Gain=1
Min.
Typ.
Max.
単位
10
―
―
MW
20
―
―
kW
―
―
30
pF
−1.7
―
+1.7
V
−20
―
+20
mV
l 受信アナログインタフェース
(VDD=5V±5%, Ta=−30∼+85℃)
項 目
記号
条 件
Min.
Typ.
Max.
単位
出力負荷抵抗
RLAO
AOUT1, AOUT2(各々)
対SG電位
0.6
―
―
kW
出力負荷容量
CLAO
AOUT1, AOUT2
―
―
50
pF
出力振幅
VOAO
AOUT1, AOUT2,
RL=0.6kW 対SG電位
−1.7
―
+1.7
V
オフセット電圧
VOSAO
AOUT1, AOUT2 対SG電位
−100
―
+100
mV
9/17
MSM7533H/7533V/7534 l
l 交流特性(1/3)
(VDD=5V±5%, Ta=−30∼+85℃)
項 目
送信周波数特性
記号
周波数 レベル
(Hz)(dBm0)
条件
Min.
Typ.
Max.
単位
dB
Loss T1
60
20
26
―
Loss T2
300
−0.15
+0.07
Loss T3 1020
0
Loss T4 2020
Loss T5 3000
Loss T6 3400
Loss R1
300
+0.20
dB
基 準 値
−0.15 −0.04 +0.20
dB
−0.15
dB
送信信号対雑音比
0
Loss R3 2020
送信レベル間損失偏差
0
0.4
0.80
dB
−0.03
+0.20
dB
基 準 値
−0.02 +0.20
dB
−0.15
dB
−0.15
+0.15
+0.20
dB
Loss R5 3400
0.0
0.45
0.80
dB
SD T1
3
35
43
―
SD T2
0
35
41
―
SD T3
35
38
―
SD T4
−40
29
31.5
―
SD T5
−45
24
27
―
SD R1
3
36
43
―
36
41
―
36
40
―
1020
SD R3
−30
*1
0
1020
−30
*1
SD R4
−40
30
33.5
―
SD R5
−45
25
30
―
GT T1
3
−0.3
+0.01
+0.3
GT T2
−10
GT T3
1020
−40
−0.3
−0.09
+0.3
−50
−0.5
−0.09
+0.5
GT T5
−55
−1.2
−0.1
+1.2
GT R1
3
−0.3
0
+0.3
−10
基 準 値
+0.09
+0.3
−40
−0.3
GT R4
−50
−0.5
+0.2
+0.5
GT R5
−55
−1.2
+0.23
+1.2
GT R3
1020
dB
dB
基 準 値
GT T4
GT R2
受信レベル間損失偏差
dB
Loss R4 3000
SD R2
受信信号対雑音比
+0.20
−0.15
Loss R2 1020
受信周波数特性
+0.06
dB
dB
注記: *1. ソフォメトリックフィルタ使用
10/17
MSM7533H/7533V/7534 l
l 交流特性(2/3)
(VDD=5V±5%, Ta=−30∼+85℃)
項 目
無通話時雑音
絶対レベル(初期値)
絶対レベル
(温度、電源変動)
絶対遅延時間
送信群遅延歪特性
受信群遅延歪特性
記号
周波数 レベル
(Hz)(dBm0)
Min.
Typ.
Max.
Nidle T
―
―
AIN=SG *1
*2
―
−73.5/
−71.5
Nidle R
―
―
*1, *3
―
−78
VDD=5.0V
Ta=25℃ *4
0.821
0.850
0.880
0.821
0.850
0.880
AV T
AV R
AV Tt
1020
0
AV Rt
Td
1020
0
VDD=5V±5%
Ta=−30∼85℃
*4
A to A
BCLK=64kHz
−0.2
―
+0.2
−0.2
―
+0.2
―
―
0.6
Tgd T1
500
―
0.19
0.75
600
―
0.11
0.35
Tgd T3
1000
Tgd T4
2600
―
―
0.02
0.05
0.125
0.125
0
*5
Tgd T5
2800
―
0.07
0.75
Tgd R1
500
―
0.00
0.75
Tgd R2
600
―
0.00
0.35
―
0.00
0.125
Tgd R4 2600
―
0.09
0.125
Tgd R5 2800
―
0.12
0.75
Tgd R3 1000
0
CR R
1020
CR CH
0
*5
単位
−70/
−68 dBm0p
−75
Tgd T2
CR T
漏話減衰量
条件
送信→受信
75
80
―
受信→送信
70
76
―
CH TO CH
73
78
―
Vrms
dB
ms
ms
ms
dB
注記: *1. ソフォメトリックフィルタ使用
*2. 上段はm-law、下段はA-lawについて規定する
*3. PCMINへ"0"コード入力
*4. AVTはGSX-DOUT間、AVRはDIN-AOUT間で規定する
*5. 群遅延歪の最小値を基準とする
11/17
MSM7533H/7533V/7534 l
l 交流特性(3/3)
(VDD=5V±5%, Ta=−30∼+85℃)
記号
周波数 レベル
(Hz)(dBm0)
帯域外信号減衰量
DIS
4.6∼
72
(kHz)
帯域外スプリアス
S
IMD
項 目
混変調歪
電源雑音除去比
条件
Min.
Typ.
Max.
単位
0
0∼4000Hz
で測定
30
32
―
dB
300∼
3400
0
4.6k∼100kHz
で測定
―
−37.5
−35
dBm0
fa=470
fd=320
−4
2fa−fd
を測定
―
−52
−35
dBm0
*6
―
30
―
dB
20
―
200
20
―
200
20
―
200
20
―
200
PSR T 0∼50
50mVpp
PSR R (kHz)
Tsd
デジタル出力遅延
時間
Txd1
Txd2
Txd3
CL=100pF+1LSTTL
ns
注記: *6. 無通話時雑音で測定
12/17
MSM7533H/7533V/7534 l
n タイミングチャート
l 送信タイミング
BCLK
1
2
TXS
4
5
6
7
8
9
10
11
9
10
11
TSX
XSYNC
TWS
Tsd
Txd1
DOUT1
DOUT2
3
MSD
Txd2
D2
D3
Txd3
D4
D5
D6
D7
D8
送信側
l 受信タイミング
1
BCLK
2
TRS
4
5
6
7
8
TSR
RSYNC
DIN1
DIN2
3
TWS
MSD
TDS
D2
TDH
D3
D4
D5
D6
D7
D8
受信側
図1 パラレルモード時のタイミングチャート(CHPS=1)
BCLK
XSYNC
DOUT1
MSD D2
D3
D4
D5
D6
D7
D8 MSD D2
CH1PCMデータ
D3
D4
D5
D6
D7
D8
D7
D8
CH2PCMデータ
送信側
BCLK
RSYNC
DIN2
MSD D2
D3
D4
D5
D6
CH1PCMデータ
D7
D8 MSD D2
D3
D4
D5
D6
CH2PCMデータ
受信側
図2 シリアルモード時のタイミングチャート(CHPS=0)
13/17
MSM7533H/7533V/7534 l
n 応用回路例
l 基本接続例(PCMシリアルモード動作)
+5V
MSM7533
CH1
アナログ入力
AIN1
GSX1
CH1
アナログ出力
AOUT1
CH2
アナログ入力
AIN2
GSX2
CH2
アナログ出力
AOUT2
0.1mF
0V
10mF
+5V
+
SGC
AG
DG
DOUT1
DOUT2
DIN2
DIN1
1kW
2CH多重化PCM信号出力
(開放)
2CH多重化PCM信号入力
0V
ビットクロック入力
同期信号入力
BCLK
XSYNC
RSYNC
PDN
CHPS
VDD
0V
パワーダウン制御信号入力
1:動作
0:パワーダウン
1mF
0∼20W
l エコーキャンセラLSI MSM7520とのインタフェース例
MSM7533
SIN
ROUT
+5V
+5V
10kW
AIN1
GSX1
AOUT1
PDN
CHPS
XSYNC
RSYNC
BCLK
DIN1
DOUT1
AOUT2
GSX2
AIN2
VDD
0.1mF
10W
+
SGC
1mF 10mF
AG
DG
10kW
DOUT2
DIN2
SOUT
RIN
+5V
0V
+5V
MSM7520-001
RESET
POWER DOWN
+5V
0V
+5V
0V
SIN
ROUT
SCK
SYNC
INT
IRLD
SYNCO
SCKO
RST
PWDWN
CKSEL
VDD
SOUT
RIN
NLP
GC
+5V
HCL
ADP
ATT
VSS
X1
X2
36MHz CLK入力
14/17
MSM7533H/7533V/7534 l
n 使用上の注意
l 電気的性能を保証するため、電源のバイパスコンデンサは高周波特性の良い、コンデンサを使用
し、LSIの端子近傍に入れて下さい。
l AG端子とDG端子は、できる限り短く低インピーダンスでシステムグランドと接続して下さい。
l プリント基板に実装されるときは、ICソケットを使用せず直接基板に取付けてください。やむをえ
ずICソケットを使用される場合には、リードの短いソケットを使って下さい。
l 架等への実装時、本ICの近くに電源トランス等、電磁波を発生するものが有る場合、シールドを
行って下さい。
l 電源投入時のラッチアップを防止するため、VDD端子が−0.3V以下にならないようにして下さい。
l 本ICの誤動作及び特性劣化を防ぐため、雑音(特に高周波のスパイク性雑音やパルス性雑音)の小
さい電源を使って下さい。
15/17
MSM7533H/7533V/7534 l
n パッケージ寸法図
(単位:mm)
DIP20-P-300-2.54-S1
パッケージ材質
エポキシ樹脂
リードフレーム材質
42アロイ
端子処理方法・材質
半田メッキ
半田メッキ厚
5μm以上
パッケージ質量(g)
1.49 TYP.
16/17
MSM7533H/7533V/7534 l
(単位:mm)
SOP24-P-430-1.27-K
パッケージ材質
エポキシ樹脂
リードフレーム材質
42アロイ
端子処理方法・材質
半田メッキ
半田メッキ厚
5μm以上
パッケージ質量(g)
0.58 TYP.
表面実装型パッケージ実装上のご注意
SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ(PLCC)、SHP、BGA等は表面実装型パッケージであ
り、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。
したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケー
ジコード及び希望されている実装条件(リフロー方法、温度、回数)、保管条件などを弊社担当営業ま
で必ずお問い合わせください。
17/17
ダウンロード

MSM7533H/7533V/7534