第22回 回路とシステム
軽井沢ワークショップ
The 22nd Workshop on Circuits and Systems
in Karuizawa, April 20-21, 2009
インターリーブ構成を用いた基地局パワーアンプ用包絡線追跡電源
神戸 章宏 Ý
金田 雅人 Ý
小林 春夫 Ý
高井 伸和 Ý
志村 竜宏 ÝÝ
平田 仁士 ÝÝ
山岸 健太郎 ÝÝ
Ý 群馬大学大学院工学研究科 電気電子工学専攻
ÝÝ 住友電気工業株式会社
Ý Ý Ý !" Ý
#$ÝÝ $ÝÝ % ÝÝ
&' % #(
ÝÝ ')
Ý
要約 本論文では基地局パワーアンプ用の高効率で
かつ広帯域な包絡線追跡電源回路の新アーキテク
チャを報告する。従来の回路構成では効率と帯域が
トレードオフの関係になっており、帯域を延ばすに
は効率を犠牲にする必要があった。今回の提案回路
ではインターリーブ構成を用いることで、高効率と
広帯域の両立を可能にした。
キーワード パワーアンプ 無線基地局,包絡線
追跡電源
の高効率化手法として有望な包絡線追跡電源回路
の新アーキテクチャを示す。 複数のDCDCコン
バータ用い、インターリーブ構成にすることで高効
率・広帯域化が実現できることを示す。この包絡線
追跡電源は高周波増幅器の入力無線信号包絡線に
追従し高周波増幅器に印加する電源電圧を変化さ
せることができる。高周波増幅器の効率は次のよう
に表される。
背景
近年携帯電話等の無線基地局では高周波増幅器の
高効率化、広帯域化に対する要望が高まっている。
携帯電話等の無線基地局用高出力増幅器の効率改善
手段として「 級増幅器+デジタル歪補償方式」
があるがこの方式での効率改善はほぼ限界に達し
ている。このため更なる高効率化を実現するため、
図1に示すようなトレンドで技術開発が進められ
ている。回路・アーキテクチャのみならず低損失・
高耐圧スイッチの実現のために などのパ
ワーデバイス面からも高効率化のための技術開発
がなされている。この論文では高周波パワーアンプ
ല₸
50
DPD: Digital PreDistortion
ET : Envelope Tracking
EER: Envelope Elimination and Restoration
EER
ET+DPD
䉴䉟䉾䉼䊮䉫䉝䊮䊒+DPD
20
䊄䊊䊁䉞䉝䊮䊒+DPD
䊐䉞䊷䊄䊐䉤䊪䊷䊄+DPD
10
䊐䉞䊷䊄䊐䉤䊪䊷䊄
40
30
0
2004
図
2005
2006
2007
2008
2009
高出力アンプの高効率化のための技術動向
・ ・
このため を変動させれば固定の場合よりも効
率が改善できる。特に や など平
均電力に対してピーク電力が高い信号を増幅する
基地局用パワーアンプには効果的である。
包絡線追跡電源の概要
包絡線追跡電源方式の動作概要を図2に示す。包絡
線追跡方式はパワーアンプ入力信号の包絡線を検
出し、それにより出力電圧を制御する。その出力を
高周波増幅器の電源部へ接続する。それにより従
来方式に比べ消費電力が削減できる。図3は入力信
号に追従して包絡線信号を生成するための回路構
成を示している。この回路は広帯域な電圧源である
オペアンプの段と高効率な電流源である コ
ンバータの段から成る。スイッチング電源のスイッ
チは高耐圧・低損失なデバイスが必要である。次に
の包絡線のパワースペクトラム密度を図
4に示す。包絡線パワーのほとんどが と低周波
に集中していることがわかる。よって と低周波
の電力は高効率な コンバータから供給し、
高周波の電力は広帯域なオペアンプから供給する
− 361 −
ことにより電源全体の効率を大幅に高めることが
できる。
8FF
RFin
+
RF
PA
従来回路について
包絡線追跡電源の動作原理
図5に アンプを等価的に負荷抵抗に置き換え
た回路構成を示す。主な回路パラメータは、電源電
圧、負荷抵抗、電流センス抵抗、インダクタンスの
4つに加え、外部三角波のパラメータが存在する。
仮に、直流電圧が入力された場合、ボルテージホロ
൮⛊✢
ㅊ〔㔚Ḯ
൮⛊✢
ᬌ಴
RFout
㔚࿶
࿕ቯ
Vdd
+
นᄌ
Vdd
㸠 RFout
図
+PRWV
L
+
ᤨ㑆
ᶖ⾌㔚ജ೥ᷫ
-
Rsense
図
Current Source
Low BW
Eff > 90%
VDC
VDC
Current
Sense
-
Linear
Stage
Switcher
Stage
RF Power Transistor Drain Bias
図
Rload
Vdd
包絡線追跡電源回路方式
Voltage Source
High BW
Eff = 50%
Envelope
Signal
+
-
包絡線追跡電源の従来回路構成
包絡線追跡電源の回路構成2
ワは入力と同じ電圧を出力するために負荷に電流を
流す。そうするとセンス抵抗の両端電圧が上がり、
コンパレータは トランジスタを にする。
が になるとLから電流が供給されるよう
になり、ボルテージホロワの出力電圧はLから流れ
る電流とオペアンプから流れる電流により生成さ
れるようになる。Lから流れる電流はインダクタン
ス値によって決まる傾きを持って上昇していき、オ
ペアンプから流れる電流は減っていく 図6。オペ
䉥䊕䉝䊮䊒㔚ᵹ
䉴䉟䉾䉼䊮䉫Ბ㔚ᵹ
MOS䉕ON䈮
Spectrum (dBm)
0
-20
ᤨ㑆
-40
-60
図
-80
-100
-60
-40
-20
0
20
40
60
Frequency (MHz)
図
ᤨ㑆
MOS䉕OFF䈮
包絡線信号のスペクトラム
包絡線追跡電源(図5)の動作1
アンプ電流が減ることによりセンス抵抗の両端電圧
は下がり、ある電位差まで下がるとコンパレータは
を にする。 が になると 時とは逆に、L電流は減っていき、オペアンプ電流
はそれを補うように増えていく 図7。オペアン
プ電流の増加によりセンス抵抗の両端電圧は上が
− 362 −
䉥䊕䉝䊮䊒㔚ᵹ
䉴䉟䉾䉼䊮䉫Ბ㔚ᵹ
಴ജ㔚ᵹ
300
250
㧸㔚ᵹ
mA
200
MOS䉕ON䈮
150
100
ᤨ㑆
ᤨ㑆
MOS ON OFF
MOS ON OFF
ࠝࡍࠕࡦࡊ㔚ᵹ
50
0
5
4
図
包絡線追跡電源(図5)の動作2
౉ജ㔚࿶
V
3
2
り、ある電位差まで上がるとコンパレータは を にする。これらの動作を繰り返し、コンパ
レータは外部三角波に同期した 信号を生成
する。(図8)オペアンプ電流がどれだけ流れたら
と !" を切り替えるかについては三角波のパ
ラメータにより決定することができる。このよう
ࠝࡍࠕࡦࡊ㔚ᵹ
1
0
0
1
2
3
Time/uSecs
4
5
6
7
8
ࠦࡦࡄ࡟࡯࠲಴ജ
9
1uSecs/div
図 $
包絡線追跡電源(図5)の動作波形 直流入力)
ࠬࠗ࠶࠴ࡦࠣᲑ㔚ᵹ
300
ω㧸㔚ᵹ
250
mA
200
χ
಴ജ㔚ᵹ
100
௑߈㧦㧸୯ߦࠃࠆ
ᤨ㑆
150
ωࠝࡍࠕࡦࡊ㔚ᵹ
50
ᤨ㑆
0
5
4
#
包絡線追跡電源(図5)の動作3
౉ജ㔚࿶
3
V
図
2
な外部三角波と比較して 信号生成する方式
は、ヒステリシスコンパレータを用いて内部発振さ
せる方式に比べ、安定性が高く制御ループ内で工夫
の余地があるというメリットがある。さらに図9、
図10にシミュレーションより得られた動作波形を
示す。
包絡線追跡電源の設計手法 主な設計パラメータのうち電源電圧と負荷抵抗は
仕様により決まることになる。さらにセンス抵抗は
負荷抵抗より十分小さな値にすることになる。よっ
て回路設計者が設定するパラメータはインダクタ
ンス値と三角波のパラメータということになる。負
荷抵抗への電流供給はなるべくスイッチング段から
行えば効率がよいので、Lはなるべく小さくしてス
イッチング段の帯域を広くとりたい。さらに低効率
なオペアンプからの電流供給は抑えたいので三角波
の振幅とオフセット値の設定によりオペアンプの電
流をゼロ付近で振れるようにする。もし入力信号の
1
0
0
2
Time/uSecs
4
6
8
10
12
ࠦࡦࡄ࡟࡯࠲಴ജ
14
16
18
2uSecs/div
図 %
包絡線追跡電源(図5)の動作波形 交流
入力)
スルーレートがスイッチング段で対応できるスルー
レートを超える場合、図11のようにオペアンプか
ら全ての交流電流をまかなうので効率が大幅に低
下する。三角波の周波数に関しては、コンパレータ
とMOSトランジスタによって決まるスイッチング
周波数の限界を超えないように設定する。インダク
タンスの値を決める指針として、入力包絡線信号の
平均スルーレートとスイッチング段のスルーレート
− 363 −
಴ജ㔚ᵹ
㧸㔚ᵹ
ω
5
4
30
࠮ࡦࠬᛶ᛫㑆㔚૏Ꮕ
‫ޓޓޓ‬㧔ࠝࡍࠕࡦࡊ㔚ᵹ㧕
ਃⷺᵄ
‫ޓ‬ω
20
10
.W*
2
mV
A
3
1
0
-1
0
-10
ࠝࡍࠕࡦࡊ㔚ᵹ
-20
100
౉ജ㔚࿶
ω
80
.W*
10.2
10.3
10.4
10.5
10.6
10.7
10.8
10.9
11
10.1
10.2
10.3
10.4
10.5
10.6
10.7
10.8
10.9
11
10.1
10.2
10.3
10.4
10.5
10.6
10.7
10.8
10.9
11
V
10
0
40
-10
-20
20
30
0
10.1
20
mV
60
-30
χ
ࠦࡦࡄ࡟࡯࠲಴ജ
10.5
11
11.5
12
12.5
13
13.5
14
20
time/uSecs
500nSecs/div
10
mV
.W*
図
スイッチング段で対応しきれない場合
0
-10
-20
-30
Time/uSecs
が一致するときのLの値を以下の式で示す。
& '
' 図
100nSecs/div
Lを小さくした時の問題点
ਃⷺᵄᝄ᏷O8
60
O8
40
I(R2-N) / mA
ここで、分母は入力信号平均スルーレート、Dは平
均デューティ、V ( )* は平均入力信号である。右
辺のパラメータは全て既知なのでLの値が求まる。
従来包絡線追跡電源回路の問題点
20
O8
0
-20
実際には設定できるインダクタンス値には下限が
存在する。Lをだんだん小さくしていき図12のよ
うにスイッチング段からの電流の傾きが三角波の傾
きを超えるようになると、 信号の周波数が維
持できなくなる。そうなるとスイッチング周波数は
大幅に上昇し回路の動作が破綻してしまう。つまり
三角波の周波数はなるべく高く設定して、小さなイ
ンダクタンス値を採用しても三角波の傾きを超え
ないようにしなければならない。三角波の振幅を大
きくして傾きを大きくするという方法もあるが、こ
の方法だと図13で示すようにオペアンプ電流が
増加してしまう。つまり三角波の傾きによってとり
得るインダクタンス値の最小値が決まってしまい、
スイッチング段の帯域は制限され、回路全体の効率
も頭打ちになってしまう。より速い入力エンベロー
プ信号を扱おうとするほどそのデメリットは大きく
なる。さらにインダクタンス値を小さくするとリプ
ルが増え、その分の電流をオペアンプから取るため
効率が低下するという問題もある。
-40
-60
12
14
16
18
20
22
24
Time/uSecs
図
26
28
30
2uSecs/div
三角波振幅を大きくした時の問題点
提案回路について
提案包絡線追跡電源回路の構成
複数のDCDCコンバータをインターリーブ構成
にした提案回路を図14に示す。本提案回路では、
DCDCコンバータを2つ用い、三角波の位相を1
80度ずらす構成とした。この場合、同じインダク
タンスを並列に接続して等価的なインダクタンス
値を半分にしているため、従来シングル構成と同じ
傾きの三角波を用いても 信号の周波数を維
持したままスイッチング段の帯域を広げることがで
きる。よって本提案回路は従来シングル構成では頭
打ちになってしまう効率をさらに上昇させることが
− 364 −
ࠪࡦࠣ࡞᭴ᚑ
.W*
ω
ࠝࡍࠕࡦࡊ㔚ᵹ
20
15
-
.
+
-
10
I(R2-N) / mA
+
5
0
Rsense
-5
.
10
10.2
Rload
図
10.4
10.6
10.8
11
ࠗࡦ࠲࡯࡝࡯ࡉ
╬ଔ.W*
Time/uSecs
図
リプルの比較
30
提案回路構成( 相構成)
20
࠮ࡦࠬᛶ᛫㑆
‫ޓ‬㔚૏Ꮕ
できる。さらにスイッチング段どうしでリプルを打
ち消し合うので、オペアンプから取るリプルキャン
セル分の電流を減らすことができる。
mV
10
0
-10
ਃⷺᵄ
/*\
-20
5
10.1
10.2
10.1
10.2
10.3
10.4
10.5
10.6
10.7
10.8
10.3
10.4
10.5
10.6
10.7
10.8
10.9
11
10.9
11
4
提案包絡線追跡電源回路の動作
提案回路の動作確認のため、+,-./ を用いシミュ
レーションをおこなった。まず動作の概要を図15
に示す。次にインターリーブしたことによるリプル
S2-CN / V
200nSecs/div
3
2
1
0
図
..㔚ᵹ
ࠦࡦࡄ࡟࡯࠲಴ജ
/*\
Time/uSecs
100nSecs/div
シングル構成の場合の 信号周波数
300
250
.㔚ᵹ
角波を追い越してしまい、 信号の周波数が上
昇してしまっていることが分かる。次に同じインダ
クタンス値をインターリーブ構成で実現した場合
を図18で示す。この場合、スイッチング段から流
mA
200
150
100
.㔚ᵹ
ࠝࡍࠕࡦࡊ㔚ᵹ
50
0
5
6
8
10
12
14
S2-CN / V
4
ਃⷺᵄ
/*\
‫ޓ‬ω
3
ਃⷺᵄ
/*\
ω
30
2
20
1
0
10
mV
S1-CN / V
4
χ
࠮ࡦࠬᛶ᛫㑆
‫ޓޓ‬㔚૏Ꮕ
0
3
-10
2
1
-20
6
8
10
12
ࠦࡦࡄ࡟࡯࠲಴ജ
Time/uSecs
図
14
-30
5
2uSecs/div
S2-CN / V
0
提案回路の動作
10.1
10.2
10.1
10.2
10.3
10.4
10.5
10.6
10.7
10.8
10.3
10.4
10.5
10.6
10.7
10.8
10.9
11
10.9
11
4
3
2
1
S1-CN / V
0
の減少効果を図16に示す。次に提案回路の 信号周波数の維持効果を示すために、同じインダ
クタンス値をシングルで実現した場合とインター
リーブで実現した場合とで比較する。まずインダ
クタンス値 01 をシングル構成で実現した場合を
図17で示す。なお三角波の周波数は 12 とし
た。スイッチング段から流れる電流が急峻すぎて三
4
3
2
1
0
Time/uSecs
ࠦࡦࡄ࡟࡯࠲಴ജ
/*\
100nSecs/div
図 #
インターリーブ構成の場合の
波数
信号周
れる電流の傾きが三角波の傾きを超えることは無
− 365 −
く、 信号の周波数も維持されていることが分
かる。よってインターリーブ構成を用いることによ
りスイッチング段の帯域をより広げることが可能に
なる。したがって提案回路は従来シングル構成では
頭打ちになってしまう効率をさらに上昇させること
ができる。今回の検討では入力エンベロープ信号に
3 波を用いたが、実際の や な
どの信号に適応した場合でも効率を改善できる可
能性が高い。現在、以上のシミュレーション結果の
妥当性を実験により検証している。
まとめ
この論文では基地局パワーアンプ用包絡線追跡電源
の高性能化のための新アーキテクチャを提案した。
提案回路構成は、2つのDCDCコンバータをイン
ターリーブ構成にすることで効率の改善を可能にし
た。これは実際の や の信号に対
しても効率を改善できる可能性が高い。基本動作を
シミュレーションで確認した。今後この方式の設計
論を確立するため検討を継続していく。なお、今回
示した提案回路は2相構成であるが、3相以上の構
成の場合、さらなる高効率化が期待できる。また、
現在デスクリート部品による回路組み立て・基礎実
験も並行して行っており、結果は逐次報告していき
たい。
付録 ヒステリシスコンパレータを用いる方式
図19のようにヒステリシスコンパレータを用
い、内部発振をさせる方式についても検討を行って
いるので紹介する。図19の回路はコンパレータが
めにはヒステリシスを小さく設定する必要があり、
そうするとノイズに弱くなってしまうという問題
が存在する。さらに内部発振を行っているため制御
ループ内での工夫が難しい。つまり余計な回路素子
を追加すると内部発振が止まってしまうことになり
かねない。よって今回の論文では安定性が高く、制
御ループ内で工夫の余地のある外部三角波を用い
る方式を扱った。なお内部発振させる方式において
も、異なるインダクタンスを使って多相化すること
で効率を改善できることが分かった。# これら
2つの方式について、どちらが優れているのか判断
できないため、現在両方の方式について研究を進め
ている。
参考文献
$
%&
“ !
#"Æ
"
#
"'(#
)
& #$% *
#
%(+ ,
-
")
” .""" )
$/
' )
0 ) 1! '23 4' 56678
“ "Æ "'( )
&#
5 0
"'(
"
0
9
/ %(+ % :$ %((
;
,' 456678
< %& “ -
#"Æ
9 )
) *
” "#
00 %
566= .
0 ' 0 $
(( 37#3=
)!&!
4( 566=8
3 “ "Æ#
"'( )
& $: / %(+
h
#$%;
.""" $))# .
$#
/
' (! ((2<3#2<= 4! 56678
L
+
-
2 ((
9
/ %(+
!
% ! 4>>>8
Rsense
Rload
Vdd
7 (( %0'
0 ) 1! 9 /
%(+ % ! 456658
=
図 $
ヒステリシスコンパレータを用い内部発振
させる方式
神戸章宏 金田雅人 油井史典 小林春夫 高井伸
和 志村竜宏 平田仁士 山岸健太郎 “ 基地局パ
ワーアンプ用包絡線追跡電源の新アーキテクチャ;
軽井沢ワークショップ 4566?8
? %&
電流検出回路を兼ねており、回路構成がシンプルに
なる。そして外部信号と比較する分のディレイが存
在しないためスイッチング段の電流生成にも遅れが
生じずオペアンプから取る電流を減らすことがで
きる。しかしオペアンプからの電流を少なくするた
− 366 −
%*"
$
%")%
!
:*%@%. ! @,. !&
A! )%%.
.9%)% )
!
.$,9% 0 #
! @%$%-..;/ % ! "'(
)
& / %(+ *
; ."""
%
+ ! 0 $
((5>7#5>> 566?
ダウンロード

インターリーブ構成を用いた基地局パワーアンプ用包絡線追跡電源