ETC-14-071
セグメント型 DA 変換器の魔方陣レイアウト技術による線形性向上
東野
将史*,小林 春夫(群馬大学)
Segmented DAC Linearity Improvement With Layout Technique Using Magic Square
Masashi Higashino*, Haruo Kobayashi, (Gunma University)
his paper proposes using magic square layout techniques to improve the linearity of a
segmented DAC to cancel systematic mismatch effects among unit current (or capacitor) cells.
Simulation results and discussions are shown for comparison among magic square, random walk
and regular layout techniques.
キーワード:魔方陣,DA 変換回路,線形性,ミスマッチ,レイアウト
(Magic Square, DAC, Linearity, Mismatch, Layout)
1.
はじめに
電子機器は高速化,小型化が求められており、ディジタ
〈2・1〉 バイナリ型 DA 変換器
バイナリ型 DA 変換器を図 1 に示す。N ビットのディジ
ル回路はそれらに適している。ディジタル化の進展に伴い、
タル入力の各ビットを最上位ビット MSB(Most Significant
多くの電子機器にはディジタルアナログ変換器
Bit)から順に1 , 2 ,  とすると、出力電圧 は以下の式で表
( Digital-to-Analog Converter: DAC, DA 変換器)が搭載
される。
されている。身の回りの信号(音声,画像,光など) はアナ
 =  (
ログ信号であり、それらを信号処理するにあたり、AD 変換
器及び DA 変換器が必要不可欠であり、高性能なものが求
1
2
+
2
22
+ ⋯+

2
)
(1)
出力が電流の場合は、出力電流 は以下の式で表される。
められている。しかし、半導体素子を構成しているシリコ
 =  (
ンウェハ上では、MOSFET 特性、R, C 値等にシステマテ
1
2
+
2
22
+ ⋯+

2
)
(2)
ィックな相対ばらつきが存在する(特性、値がレイアウト
つまり、2進重み付けされた電流源もしくは電荷を用意し、
配置により傾斜をもつ)
。これにより、入出力信号は線形関
この重み付けされた電流源もしくは電荷を、入力ディジタ
係にあるはずが、素子のミスマッチにより線形性が劣化し
ル信号の各ビットで加算するものである。
てしまう問題がある。
バイナリ型は素子数が最小であるため、小型化が可能で
そこで本論文では、セグメント型 DA 変換器の線形性の
ある。しかし、バイナリ型 DA 変換器はコードの切り替え
向上を検討した。魔方陣(Magic Square) [1][2]を用いた単位
の際に、グリッチが発生してしまう。また MSB に相当する
電流セル(または単位容量セル)配列のレイアウト方法に
素子感度が極めて高く素子のミスマッチがあると大きな誤
より、1 次及び 2 次システマティックミスマッチの影響をキ
差となってしまう問題がある。特性の単調性も保証されな
ャンセルする方法を考案した。魔方陣を用いた場合,従来
い。
の酔歩(Random Walk)を用いた場合,規則的なレイアウト
を用いた場合の比較の数値シミュレーション結果とその考
察を示す。
2.
セグメント型 DA 変換器の構成と動作
DA 変換器は、バイナリ(Binary) 型とユナリ(Unary) 型
があり、両者を組み合わせたものがセグメント型である (上
位ビットをユナリ、下位ビットをバイナリ型で構成する)。
バイナリ型とは、2 進数の要素を加算するものである。ユナ
リ型は、2 進数データを一旦デコードし、数値に変換してか
図 1 バイナリ型 DA 変換器
Fig. 1.
Binary DAC
ら単位要素をその個数分加算するものである[6][7]。
1/11
ETC-14-071
<2.2> ユナリ型 DA 変換器
低いユナリ型を用い、下位ビットでは、素子数の少ないバ
ユナリ型は、最小単位の電圧、電荷もしくは電流を2 − 1
イナリ型が用いられる。これにより、高精度な DA 変換器
個用意し、ディジタル値に応じて加算することで DA 変換
を実現する。図 2 は電流源を用いたものである。デコーダ
により、2 進データをデコードし、そのディジタルデータに
を適正な回路規模・消費電力で実現できる。
3.
素子のばらつき
応じた単位要素分の電流源を ON にすることで、アナログ
回路を構成している素子はICチップ上で特性の製造ばら
信号に直すものである。
つきが生じる。それらのばらつきは配置(場所)によるシ
ユナリ型は、素子のミスマッチがあっても、バイナリ型
ステマティックなばらつきと、配置に依存しないランダム
と比べて出力信号への影響が少ない。グリッチも小さく単
なばらつきが存在する。これにより、DA 変換器の入力信号
調性も原理的に保証される。素子数が多くなってしまうの
と出力信号は、本来であれば線形関係にあるはずであるが、
が欠点である。高線形性の DA 変換器を実現しようとする
非線形になってしまう問題がある。各ばらつきの原因につ
と単位セル(図2の単位電流 I)間の相対ミスマッチが問題
いて示す[2][3][5][7]。
になり、ここではこの影響を軽減するレイアウト技術を論
じる。
1) システマティックなばらつき
・配線での電圧降下
・温度分布
・CMOS の製造プロセス
a)ドーピング分布
b)酸化膜の厚さによる、しきい値電圧の変化
・ウエハ面内の精度
・機械的ストレス
2) ランダムなばらつき
・デバイスのミスマッチ
システマティックなばらつきは、配置による一次の二次
の傾斜のばらつきがある。回路上では、それらを足し合わ
せたものが、実際のばらつきとなって回路動作に影響して
くる。一次及び二次のばらつきに関して以下に示した。
1) 一次の傾斜のばらつき(Linear gradient)
・配線での電圧降下
・CMOS の製造プロセス
2) 二次の傾斜のばらつき(Quadratic gradient)
・温度分布
・ウエハ面内の精度
図 2 ユナリ型 DA 変換器と単位電流セルのレイアウト
Fig. 2. Unary DAC circuit and layout of unit cell array.
・機械的ストレス
上記のばらつきは、セグメント型 DA 変換器の入出力信
号の線形性に大きく影響する。DA 変換器を構成する電流源
のばらつきを図 4,5,6 に示した。(x, y) をその素子のチ
ップ上での位置の座標とすると
一次及び二次のばらつき
は、以下の式で表される。
1) 一次
 (, ) =  ∗ cos  ∗  +  ∗ sin  ∗ 
: 傾きの角度,  : 傾きの大きさ
(3)
2) 二次
 (, ) =  ∗ ( 2 +  2 ) − 0
(4)
 : 変化量, 0 : 位置
図 3 セグメント型 DA 変換器
3) 一次+二次
 (, ) =  (, ) +  (, )
(5)
Fig. 3. Segmented DAC
<2.3>セグメント型 DA 変換器
一次,二次及び、一次+二次のばらつきを図 4,5,6 に示す。
多くの DA 変換器では、バイナリ型とユナリ型を組み合
影響は、回路のレイアウト技術により緩和できることが知
わせたものが用いられている。上位ビットには素子感度の
れている。セグメント型 DA 変換器の場合、従来方法であ
システマティックなばらつきの DA 変換器の線形性への
2/11
ETC-14-071
る酔歩(random walk) によりばらつきを軽減し、線形性を
碁盤の目状に並べ、各行,列及び対角線上の数の和が全て
向上させている。
等しいものである。この性質を定和性と呼ぶ。各行,列,
対角線上に含まれる数がn個であることから、一般n × nであ
る魔方陣をn次の魔方陣あるいはn次方陣と呼ぶ。また、n次
方陣の各行,列,対角線要素の定和Sは、以下の式で表され
る。
S=
2 (2 +1)
2
(6)
図 7 に示した魔方陣は、各行・列・対角成分の要素の和
が全て一致していることが確認できる。
図 4 一次のばらつき
Fig. 4.
Linear Error
図 7 定和性の一致
Fig. 7. Equivalent constant sum characteristics.
回転移動及び裏返しを行っても、定和性は満たされる。
1) 回転移動
図 8 の(1)の 3 次方陣の中心の周りを左に 90°回転すると
(2)が得られる。(3)の方陣を右に 90°回転させると(4)の方陣
が得られる。つまり、魔方陣は、方陣を回転させても、定
和性が失われない。この性質を回転移動と呼ぶ。
図 5 二次のばらつき
Fig. 5.
Quadratic Error
2) 裏返し
図 8 の上段にある魔方陣を中央に対して左右対称にした
ものが下段の方陣である。このように、中央軸に対して左
右対称に移動させることを裏返しと言う。裏返しを行って
も、定和性は失われない。
2
7
6
図 6 一次+二次のばらつき
Fig. 6.
4.
Joint Error
魔方陣について
魔方陣には、各行・列・対角成分の要素の和が全て一定
である性質をもつ。この性質から、ユナリ型 DA 変換器の
単位セルの配列のバランスがよいのではと考え、DA 変換器
におけるレイアウトに応用できる(システマティックの影
響を軽減できる)のではないかと考えた。魔方陣の性質及
び作り方について説明する[1][2]。
〈4・1〉魔方陣の性質
9
5
1
4
3
8
(1)
4
3
8
9
5
1
4 3 8
9 5 1
2 7 6
(2)
2
7
6
8 3 4
1 5 9
6 7 2
(3)
(4)
図 8 魔方陣と定和性の保持
Fig. 8. Magic squares and constant sum.
魔方陣とは、
1 から始まる連続した異なる自然数をn × nの
3/11
ETC-14-071
これら性質を利用して、電流源を用いたセグメント型 DA
変換器のスイッチング順序に魔方陣を利用することによっ
ているものも存在する。
1) 同心魔方陣
て、システマティックなばらつきを軽減できるのではない
同心魔方陣は、魔方陣の外側からひと側ずつ取り除いて
かと考え、魔方陣による単位セルレイアウトのアルゴリズ
いっても、残る部分が常に定和性を失わないものである。
ムを考察した。そのアルゴリズム及び結果,考察を 5 章以
解析で用いた 8 次の同心魔方陣を図 11 に示す。この方陣を
降に示した。
4 つ組み合わせることにより、8bit のセグメント型 DA 変換
〈4・2〉魔方陣の作り方
器を実現する。
5 次方陣を例に一般的な魔方陣の作り方を示す。
59 5
n 次方陣を作るとき、n 進法を用いる。ここでは、5 次方
55 20 28 33 29 40 45 10
5 進法で 1~25 を表すと
1 = 01,2 = 02,3 = 03,4 = 04,5 = 05,6 = 10,⋯
54 44 38 31 35 26 21 11
⋯ ,21 = 41,22 = 42,,23 = 43,24 = 44,25 = 100
12 43 39 30 34 27 22 53
13 24 25 36 32 37 41 52
25 だけが 3 桁なので、
各数から 1 を引き 00~44 までの 2
桁で、1~25 を表す。そして、0~4 の数を用いて上位桁と
下位桁の二種類の方陣をつくる。これを補助方陣と呼ぶ。
51 46 48 16 15 23 47 14
図 9 に上位桁と下位桁の補助方陣を示した。
2
3
1
0
4
3
0
2
4
1
0
4
3
1
2
1
2
4
3
0
4
2
1
0
3
3
1
0
4
2
上位桁
0
3
2
1
4
2
0
4
3
1
1
4
3
2
0
下位桁
7 60 61 3 2 64 57 6
図 11
Fig. 11.
8 次同心魔方陣
Eighth-order concentric magic square
2) 対称魔方陣
対称魔方陣は、中心に関して対象の位置にある 2 数の和
が全て全て2 + 1になっている方陣である。図 12 に解析で
用いた 8 次対称魔方陣を示した。この対称魔方陣は以下の
ような性質がある。
図 9 補助方陣の作成
Fig. 9.
8 58
9 18 17 49 50 42 19 56
陣を作るので 5 進法を用いる。
4
1
0
2
3
4 62 63 1

16 に分割した 16 個の 2×2 の小正方形に含まれ
る 4 数の和は、全て 130 である。
Supporting magic squares

8 次方陣を 16 個のサブ方陣に分解するとき、各
これらの補助方陣を重ね合わせ、全ての増すに 1 を足す
サブ方陣に含まれる数の和は全て 130 である。
事により、5 次方陣が完成する。ただし、補助方陣同士の数
対角線上を除いて各行列は定和 130 を満たす。
字が 2 度以上重ならないようにしなければならない。この
1 63 62 4 5 59 58 8
数字が重ならない関係を直交関係と言う。完成した 5 次方
56 10 11 53 52 14 15 49
陣を図 10 に示した。
25
8
2
11
19
14
17
6
5
23
図 10
Fig. 10.
16
4
13
22
10
3
21
20
9
12
48 18 19 45 44 22 23 41
7
15
24
18
1
25 39 38 28 29 35 34 32
33 31 30 36 37 27 26 40
24 42 43 21 20 46 47 17
16 50 51 13 12 54 55 9
57 7
5 次方陣
図 12
Fifth-order magic square
〈4・3〉魔方陣の種類・特徴
魔方陣には様々な種類が存在する。以下解析で利用した
6 60 61 3
Fig. 12.
5.
2 64
8 次対称魔方陣
Eighth-order symmetric magic square
同心魔方陣による解析と考察
魔方陣を示す。用いた魔方陣は同心魔方陣及び対称魔方陣
〈5・1〉同心魔方陣を用いたアルゴリズム
である。また、魔方陣によっては、ある特別な特徴を持っ
図 11 に示した同心魔方陣を 4 つ組み合わせて、図 12 の
4/11
ETC-14-071
ような 8bit セグメント型 DA 変換器のレイアウトを考案し
θ = 45°

た。ただし、A は図 11 の魔方陣で、B は左に 45°回転させ
たものである。
スイッチングする順序は以下の通りである。
1.
A1 の 1
2.
A2 の 1
3.
B1 の 1
4.
B2 の 1
5.
A1 の 2
⋮
255. B1 の 256
256. B2 の 256
規則的にスイッチングした場合は、左上の隅の 59 から右
図 15 θ = 45°の時の INL シミュレーション結果
Fig. 15.
θ = 60°
隅へ順にスイッチングしていき、6 までスイッチングした
後、次の行の 9 から 57 までスイッチングし、最後の A2 の

Simulated INL (θ = 45°)
6 まで順にスイッチングを行う。
酔歩(Random Walk) のアルゴリズムは、[4]に従った。
ばらつきは、式(3)~(5)を用いた。一次,二次,一次+二
次のばらつきが 3 つの手法によりどう変化するか解析した。
A1
B1
B2
A2
図 16 θ = 60°の時のシミュレーション結果
図 13
Fig. 13.
8bit 同心魔方陣を用いたアルゴリズム
Fig. 16.
Simulated INL(θ = 60°)
Layout Algorithm using 8-bit eight-order
一次のばらつきでは、Random Walk よりも同心魔方陣を
concentric magic square
〈5・2〉解析結果と考察
用いたアルゴリズムの方が、ばらつきを軽減できたことが
1) 一次のばらつき
分かった。
最大値は、±1 になるように設定し、角度 θ のみを変化さ
2) 二次のばらつき
せて、そのときの INL (積分非直線性) の変化を調べた。

θ = 30°
図 17 二次のばらつきのシミュレーション結果
Fig. 17.
Simulated INLin case
quadratic gradient error
図 14 θ = 30°の時の INL シミュレーション結果
Fig. 14.
Simulated INL (θ = 30°)
5/11
ETC-14-071
二次のばらつきでは、同心魔方陣を用いるよりも
Random Walk のアルゴリズムを用いたほうが、ばらつきを
軽減できた。
3) 一次+二次のばらつき
1),2)の結果より、二次よりも一次のほうが、ばらつき
が大きい時、同心魔方陣のほうがばらつきを軽減できるの
ではないかと考えられた。また、二次の方が大きい場合は
Random Walk のほうがばらつきを軽減できるのではない
かと考えられたので、解析を行った。

図 21 二次の方が一次より大きい場合の解析結果
一次>二次
Fig. 21.
Simulated INL when quadratic gradient
error is bigger than linear gradient error.
以上の結果より、一次の方が大きい場合は同心魔方陣の
アルゴリズムが適しており、二次の方が大きい場合は
Random Walk が適していると分かった。
同心魔方陣は、次にくる数字が対角線上に存在する傾向
がある。このため、一次の場合は、正の値にばらついた電
流源を選択した後、次の電流源は、対角線上にある負の値
にばらついた電流源を選択するため、ばらつきをキャンセ
図 18 一次傾斜誤差が二次より大きい場合の分布
ルすることができる。それに対して、二次の場合は対角線
Fig. 18.Error distribution when linear gradient
上の値は同じ符号のばらつきなために、一次と比べてばら
error is bigger than quadratic gradient error.
つきをキャンセルできない。以上により、考案した同心魔
方陣のアルゴリズムは、一次のばらつきに対して特化した
結果となったのだと考えられる。
このため、一次+二次のばらつきの場合、一次の方が強い
場合には同心魔方陣,二次の方が強い場合には Random
Walk が適していたのだと考えられる。これより、一次と二
次のばらつきをキャンセルするためには、ばらつきをキャ
ンセルしつつ、様々な電流源を選択することにより、両者
のばらつきを軽減できるのではないかと考えられる。
さらに魔方陣を用いて二次のばらつきを軽減する方法を
図 19 一次の方が二次より大きい場合の解析結果
Fig. 19.
Simulated INL when linear gradient
error is bigger than quadratic gradient error.
考察した。同心魔方陣と Random Walk のアルゴリズムを
比べると、Random Walk のほうが様々な点をスイッチング
していることから、同心魔方陣よりも擬似乱性の高い魔方
陣を作ればよいのではないかと考えた。そこで対称魔方陣

一次<二次
を用いたアルゴリズムを検討した。
6.
対称魔方陣による解析と考察
〈6・1〉対称魔方陣によるアルゴリズム
同心魔方陣よりも擬似乱性の高い魔方陣を再現するため
に、図 12 に示した対称魔方陣を 4 つ組み合わせて、図 22
の 8bit セグメント型 DA 変換器のレイアウトを考案した。
B は A に対して右に 90°回転,C は A に対して右に 180°回
転,D は A に対して右に 270°回転させたものである。
図 20 二次傾斜誤差が一次より大きい場合の分布
1.
Aの1
2.
Bの2
Fig. 20.Error distribution when quadratic gradient
3.
Cの3
error is bigger than linear gradient error.
4.
Dの4
6/11
ETC-14-071
5.
Aの5
⋮
C の 63
て、全て異なった数字の配置にした。また、同心魔方陣に
63.
64.
D の 64
ため、二次のばらつきをキャンセルできるのではないかと、
65.
Bの1
擬似乱性を高めるために、4 つの対称魔方陣を回転させ
比べて対称魔方陣の方が、非規則に数字が配列されている
考えた。
66.
Cの2
解析結果より、同心魔方陣の時と比べ、二次のばらつき
67.
Dの3
を大幅に軽減することができた。しかし、同心魔方陣は対
68.
Aの4
角線上に次の電流源を選択する特長があったことから、一
⋮
255. B の 63
次のばらつきに対しては、同心魔方陣のほうが特化してい
266. C の 64
する電流源を選択し、かつ乱数性をもたせることが、シス
た。一次及び二次をキャンセルするには、対角線上に存在
以上のように各ブロックの電流源を右回りに順にスイッチ
テマティックなばらつきをキャンセルする方法なのではな
ングを行った。
いかと考えられる。Random Walk よりもばらつきを軽減で
きていないため、さらに検討が必要である。
A
B
D
C
7.
ばらつきの克服
一次及び二次のばらつきは、四隅に近づくほど大きくな
る。これより、四隅を除いた電流源の配列にすることによ
り、線形性が向上される[4]。そこで、4 次方陣を組み合わ
図 22
8bit 対称魔方陣を用いたアルゴリズム
せて、図 25 のようなレイアウトを考案した。
10 3 16 5
Fig. 22. Algorithm using 8bit eighth-order symmetric
15 6 9 4
1 12 7 14
magic square
〈6・2〉解析結果と考察
1) 一次のばらつき
8 13 2 11
8 13 2 11 11 8 13 2 2 11 8 13 13 2 11 8
10 3 16 5
15 6 9 4
5 10 3 16 16 5 10 3
4 15 6 9 9 4 15 6
1 12 7 14 14 1 12 7
5 10 3 16 1 12 7 14 14 1 12 7
3 16 5 10
6 9 4 15
7 14 1 12 12 7 14 1
7 14 1 12 12 7 14 1 16 5 10 3
4 15 6 9 8 13 2 11 11 8 13 2 2 11 8 13 13 2 11 8 9 4 15 6
14 1 12 7 10 3 16 5 5 10 3 16 16 5 10 3 3 16 5 10 7 14 1 12
11 8 13 2 15 6 9
15 6 9
4
4
4 15 6 9
4 15 6 9
1 12 7 14 14 1 12 7
8 13 2 11 11 8 13 2
10 3 16 5
9 4 15 6
9 4 15 6
6 9
6 9
4 15 2 11 8 13
4 15
7 14 1 12 12 7 14 1
2 11 8 13 13 2 11 8
5 10 3 16 16 5 10 3
3 16 5 10
3 16 5 10
6 9 4 15
12 7 14 1
13 2 11 8
図 25 四隅を除いたレイアウト
Fig. 25.
Layout which does not use 4 corner areas.
〈7・1〉魔方陣によるアルゴリズム
図 23 θ = 30°の時のシミュレーション結果
Fig. 23. Simulated INL (θ = 30°)
2) 二次のばらつき
図 26 に示した 4 次の魔方陣の配列より、以下のような順
でスイッチングを行った。
1.
Aの1
2.
Bの1
3.
Cの1
⋮
16. P の 1
17. A の 2
32.
⋮
Pの2
⋮
256. P の 64
〈7・2〉魔方陣と規則的にスイッチングした場合との比較
図 24 二次のばらつきのシミュレーション結果
Fig. 24. Simulated INL in case quadratic gradient error
一次,二次のばらつきにおける INL を求めた。その時の
シミュレーション結果を図 27,28 に示した。
7/11
ETC-14-071
一次及び二次のばらつきは、四隅に行くほど大きくなる
傾向がある。四隅を取り除いた電流源の配列にすることに
より、四角形で電流源を配列していたときよりも、INL が
大幅に改善された。
四隅を取り除くことにより、INL が改善されることが分
かったが、今回 4 次方陣を 16 個用いて一つのセルと見立て
て各々1つずつスイッチングしていくことにより、ランダ
ムなスイッチングを実現したことも INL の改善になった一
つの要因だと考えられる。また二次のシミュレーション結
果において、Din が 120,140 付近で INL が極度に上がっ
てしまっている領域がある。これは、セル上で比較的ばら
つきが高いセルを選択してしまっているのが原因だと考え
られる。このため、4 次方陣を回転や裏返しを行い、ばらつ
きが蓄積されないように分散させることを行えば、INL を
より軽減できると考えられる。
8.
サイの目方陣による解析と考察
7 節で四隅に近づくほどばらつきが大きくなり、線形性の
劣化が進行してしまうことを示した。そこで、四隅を使用
せずに DA 変換器のレイアウト方法が考案されている[3]。
魔方陣の一種である「サイの目方陣」を用いて四隅を使
用しないセグメント型 DA 変換器を考案した。サイの目方
陣とは、本来の魔方陣は数字でマス目を表しているが、数
字の代わりに○印で示したものである。例えば数字が 3 で
あれば、○を 3 つで表すものである。サイの目方陣につい
ては、付録で詳しく説明する。
5 次のサイの目方陣を用いて 8bit の DA 変換器レイアウ
トを考案した。行・列変換を行った方陣を図 29 に示し、DA
変換器を図 30 に示した。○印は電流源を示している。空欄
の箇所は、ダミーとする。5 次方陣をそのまま用いると電流
源が 325 個になってしまい 8bit 以上になってしまうので、
8bit になるようにマス目を調節した。256 個の○印があれ
ばよいので、69 個の○印を除くことになる。一番ばらつき
の値が大きいのは四隅であるので、四隅のマスは使わない
ものとする。行・列の変換により 5,17,23,24 のマスを
四隅に移動させた。最もばらつきの少ない中心部には、25
を配置した。空欄の箇所はダミーとすることにより、ばら
つきを分散させることができ、電流源を規則的に配列する
図 26 四隅を取り除いた電流源の配列
Fig. 26.
Current cell array layout w/o 4 corner areas.
よりも分散させた方が線形性の向上に繋がるのではないか
と考えた。
魔方陣は、行・列・対角成分の定和性を満たしている条
件があったが、用いた魔方陣は角線成分の定和性はないも
のとし、また○印の個数の定和性もないものとした。
図 29 サイの目方陣の行・列変換
図 27 θ = 30°の時の INL シミュレーション結果
Fig. 27.
Simulated INL(θ = 30°)
図 28 二次のばらつきの INL シミュレーション結果
Fig. 28. Simulated INL in case quadratic gradient error
Fig. 29. Column-row transformation of
dice magic square.
図 30 サイの目方陣による DA 変換器レイアウト
Fig. 30. DAC layout using dice magic square.
8/11
ETC-14-071
〈8・1〉サイの目方陣によるアルゴリズム
最もばらつきの大きい四隅を取り除き、サイの目方陣に
図 31 にスイッチングのアルゴリズムを示す。5 次のサイ
よりスイッチを分散して疑似乱性を高めることにより、ば
の目方陣であるので、25×25 のセルをもつ DA 変換器とな
らつきの軽減を図った。一次のばらつきの INL は、同心魔
る。25×25 のセルを 5×5 のブロックに分割する。5×5 の各
方陣や対称魔方陣の結果とほぼ変わらなかった。二次の
ブロック A~U として考える(四隅にある 4 つのブロック
INL は同心魔方陣と対称魔方陣の 2 倍程度になった。サイ
はダミーである)
。A ブロックの電流源を ON にした後、B
の目方陣のマス目の数に対応するだけの電流源を配置し、
ブロックの電流源を ON にする。A➝B➝C➝…➝U の順で
ディジタル入力に対応する分だけスイッチングを行うアル
各ブロックの電流源をディジタル信号に対応する分だけ一
ゴリズムとした。これにより、少数部分のセルと多数部分
つずつ ON にしていく。ブロックのスイッチング順序は、1
のセルが存在してしまったため、スイッチングする箇所が
から順に 25 まで ON にしていく。ただし、ダミーがある箇
多数部分に偏り、ばらつきを軽減できなかったのだと考え
所は飛ばして次の電流源を ON にする。例えば、1 がダミー
られる。
であれば、2 の電流源を ON にする。2 もダミーであれば 3
の電流源を ON にする。
一次のばらつきは、図 31 より次に選択するセルを対称な
位置に設置していたため、INL の値が左程変わらなかった
のだと考えらえる。しかし、後半になるにつれ選択するセ
ルに偏りが生じてしまったため、二次のばらつきは軽減さ
れなかったのだと考えられる。図 30 に示したレイアウトで
は、空白の部分はダミーとしたが、ダミーの部分も利用す
ることによりスイッチの配置の偏りがなくなり、ミスマッ
チを軽減できるのではないかと考えている。二次のばらつ
図 31 サイの目方陣による DA 変換器レイアウト
Fig. 31. DAC layout using dice magic square.
〈8・2〉解析結果と考察
1) 一次のばらつき
きをキャンセルするには、魔方陣を用いて疑似乱を表現す
ることが課題である。
9.
CMOS イメージセンサへの応用
CMOS イメージセンサは、携帯電話やディジタルカメラ
に内蔵されている光を電気信号に変換するデバイスであ
る。CCD イメージセンサが用いられていたが、近年低消費
電力や小型化,CMOS プロセス技術が発展し、CMOS イメ
ージセンサが用いられるようになった。カラーフィルター
は、RGB の画素配列を周期的に組み合わせた 2×2 画素のベ
イヤー配列が用いられている。このカラーフィルターの前
に光学ローパスフィルタを入れることよって、モアレや偽
色の発生を防いでいる。しかし、ローパスフィルタにより
高周波成分が劣化してしまう問題がある。現在の技術では、
図 32 θ = 30°の時の INL シミュレーション結果
Fig. 32. Simulated INL(θ = 30°)
2) 二次のばらつき
6×6 画素の非周期性を高めたカラーフィルターを用いるこ
とにより、モアレや偽色の発生を抑制し、光学ローパスフ
ィルタを不要にして高周波成分の劣化を防いでいる。そこ
で、魔方陣を用いて非周期性を高めたカラーフィルターが
できるのではないかと考えている[9][10][11]。
10.
まとめ
この論文では、魔方陣を用いて電流源を用いたセグメン
ト型 DA 変換器の入出力関係の線形性向上を考案した。魔
方陣の配列を工夫することにより擬似乱数を再現し、従来
の技術である Random Walk よりも線形性が向上できる可
能性があることを示した。今回、考案した魔方陣のアルゴ
リズムでは、魔方陣の次にくる数字がほぼ対称な位置にあ
図 32 二次のばらつきの INL シミュレーション結果
Fig. 32.
Simulated INL in case quadratic
gradient error
る特性によりばらつきをキャンセルすることが可能である
特性を発見した。これにより、一次のばらつきに適してい
ることを示した。
9/11
ETC-14-071
今後の展開として二次のばらつきにも対応した魔方陣を
52 61 4 13 20 29 36 45
考えている。またデコーダ回路についても検討していく。
さらに魔方陣を用いたレイアウト技術を、光学ローパスフ
14 3 62 51 46 35 30 19
ィルタを用いない CMOS イメージセンサ[9][10][11]にも応
53 60 5 12 21 28 37 44
用したいと考えている。
11 6 59 54 43 38 27 22
11.
謝辞
55 58 7 10 23 26 39 42
9 8 57 56 41 40 25 24
本研究をご支援いただいています半導体理工学研究セン
ター(STARC)に感謝いたします。CMOS イメージセンサへ
50 63 2 15 18 31 34 47
の応用を示唆していただきました中谷隆之氏に感謝いたし
16 1 64 49 48 33 32 17
ます。
図 32 フランクリンの魔方陣
文
献
(1) 大森清美「魔方陣の世界」,日本評論社 (2013 年 8 月).
(2) 佐藤肇「幾何学の魔術-魔方陣から現代数学」,日本評論社 (2002 年
2 月).
(3) Xueqing LI, Qi WEI, Fei QIAO, Huazhong YANG, “Balanced
Switching Schemes for Gradient-Error Compensation in
Current-Steering DACs”, IEICE Trans. Electron, vol.E95-C,
no.11, pp.1790-1798 (Nov. 2012).
(4) Yonghua Cong, Randall L. Geiger, “Switching Sequence
Optimization
for
Gradient
Error
Compensation
in
Thermometer-Decoded DAC Arrays”, IEEE Trans. Circuits and
Systems II, vol.47, no.7 pp.585-595 (July 2000)
(5) Geert A.M.Van der Plas, Jan Vandenbussche, Willy Sansen,
Michel S.J.Steyaert, Georges G.E.Gielen, ”A 14-bit Intrinsic
Accuracy  2 Random Walk CMOS DAC” , IEEE Journal of
Solid-State Circuits, vol.34,no.12, pp.1708-1718 (Dec. 1999).
(6) Ko-Chi Kuo, Chi-Wei Wu, “A Switching Sequence for Gradient
Error Compensation in the DAC Design”, IEEE Trans. Circuits
and Systems II, vol.58, no.8 pp.502-506 (Aug 2011).
(7) Takahiro Miki, Yasuyuki Nakamura, Masao Nakaya, Sotoju Asai,
Youichi Akasaka, Yasutaka Horiba: ”An 80-MHz 8-bit CMOS D/A
Converter”,IEEE Journal of Solid-State Circuits, vol.21,no.6
pp.983-988 (Dec. 1986).
(8) 谷口研二、「CMOS アナログ入門」,CQ 出版社 (2011 年 6 月)
(9) 「トランジスタ技術 SPECIAL カメラ・モジュールの動かし方と応用
製作」,CQ 出版社 (2013 年 10 月)
(10) 江尻正員,奥富正敏他 (著):「ディジタル画像処理」,CG-ARTS 協会
(2011 年 3 月)
(11) 「富士フィルム X-Trans CMOS センサー」
http://fujifilm-x.com/x-pro1/ja/about/sensor/ (2014/08/28 アクセス)

て 130 になる。したがって、4 分割した 4 つの
4 次配列、6 次配列の全要素の総和も一定であ
る。

任意の 4 次配列,6 次配列の全要素の総和も一
定である。これを、相結型の魔方陣という。

に示す[1][2]。
図 33 において、左下隅の 16 から斜に 10 まで
あがり、次に右隣の 23 から右下隅の 17 まで下
がると、その 8 数の和は定和 260 に一致する。
これと平行な全ての折れ線上の 8 数の和も成立
する。また、この反転した形も定和が成立する。
この性質をフランクリン型と呼ぶ。
52
45
3
30
5
28
54 43
10 23
57
40
63
34
16
魔方陣は、今回取り上げた同心魔方陣や対称魔方陣以外
あり、今後の研究で応用が出来ると考えられるので、付録
任意の 2 次配列の 4 数の和は 130 である。この
ような 2 次配列は 49 組存在する。したがって、
付録:様々な魔方陣
にも様々な種類が存在する。それらの魔方陣には、個性が
Fig. 32. Franklin’s magic square
各半行・列(4 個の数から成る)の数の和は、全
17
図 33 フランクリン型定和性
Fig. 33. Franklin constant sum characteristics.

図 34 に示す図形に含まれる 8 数の和は 260 で
ある。8 次方陣のどこを取っても、この 8 組が
1) フランクリンの魔方陣
定和 260 を与える。
8 次のフランクリンの魔方陣を図 32 に示す。この 8 次魔
方陣は、対角線上において定和性を満たしておらず、魔方
陣としては不完全であるが、興味深い性質をもっている。
図 34
Fig. 34.
8 組の定和性
Constant sum of combination of 8 numbers.
10/11
ETC-14-071

図 35 に示す図形に含まれる 8 数の和は 260 で
り、魔方陣の規模を縮小できる。1 を用いたときの最小次数
ある。四隅の 4 数と中央の 4 数の和は 260 であ
は、12 次である。12 次素数方陣を図 37 に示す。総和は
る。
54168,定和は 4514 である。
さらに、最小素数や連続素数を用いる条件をはずすこと
により、最小定和やいろいろな性質(対称方陣,同心方陣
など)を満たす魔方陣を作ることが可能となる。図 38 に定
和性を満たした魔方陣、図 39 に対称魔方陣,図 40 に同心
魔方陣を示した。
367 557 449 631 823 571 11
53 347 167 179 359
773 373 283 127 641 739 827
5
293 281 379 461 563 643 457 751
図 35 隅の定和性及び、4 隅と中央の定和性
Fig. 35. Franklin’s magic square constant sum
characteristics in 4 corners and center.
一つの魔方陣に、これほど多くの性質を持ったものは珍
しい。なお、フランクリンの魔方陣は 16 次方陣も存在する。
193 113 163 277
7
61 419 199
211 227 311 383 569 467 647 743 757
3
59 137
223 17 229 307 389 463 727 653 661 761 13
71
23 233 139 331 157 397 479 677 577 659 769 73
19 151 79 673 239 317 401 487 599 619 197 733
149 787 97
83
67 491 313 409 241 593 601 683
691 29 797 89 101 173 337 251 131 499 809 607
2) サイの目魔方陣
613 701 509 31 103 37 271 257 547 421 521 503
サイの目方陣とは、魔方陣の数の代わりに○印で表した
709 617 523 811 41 107 43 181 263 349 431 439
ものである。
図 36 に 3 次のサイの目方陣を示した。
図を 9×9
443 541 719 587 821 109
配列と考えると、各行・列・対角成分の○印の個数は等し
図 37
い。3 次の場合は、○印の個数は 5 個となっている。また、
1
47 191 269 353 433
12 次の素数方陣
Fig. 37. Twelfth-order prime numbers magic square.
サイの目方陣を作る際、各数を表す○印の図形は、中心に
関して左右上下に対称性をもつものとする。
2
7
6
9
5
1
4
3
8
○
○ ○ ○
○
○ ○ ○ ○
○
○ ○ ○
○
○ ○ ○ ○
○
○
○
○
○ ○ ○
○ ○ ○ ○
○
○
○
○
○
○
○
○ ○ ○
○
○
○
○ ○ ○
図 36 サイの目方陣の例
Fig. 36. Example of dice magic square.
4) 素数方陣
素数だけを用いて作られた魔方陣を素数方陣と呼ぶ。素
図 38 素数方陣
Fig. 38. prime numbers magic square.
13
97
83
47
41
89 103
7
113 17
31
73
23 107
37
79
数とは、異なる 2 つの約数をもつ数字である。ゆえに、最
図 39 対称素数方陣
小の素数は 2 である。しかし、2 を含む素数方陣は存在しな
Fig. 38. Symmetric prime numbers magic square.
い。素数の中で 2 だけが偶数であり、他は奇数であるため
401 11 263 149 431
である。これにより、2 を含む行・列と含まない行・列の要
素の和は、偶数と奇数に別れてしまうためである。よって、
素数方陣で用いられる最小の素数は 3 である。
3 で始まる連続した素数を用いて素数方陣を作ると、最小
の次数は 35 次である。35 次素数方陣に含まれる最大数は、
419 461 23 269 83
311 59 251 443 191
53 233 479 41 449
9941,定和は 163043 である。35 次素数方陣は、膨大な大
71 491 239 353 101
きさになってしまうため、省略する。
図 38 同心素数方陣
素数方陣の条件を緩くし、1 も素数として扱うことによ
Fig. 38. Concentric prime numbers magic square
11/11
ダウンロード

セグメント型 DA 変換器の魔方陣レイアウト技術による線形性向上