サブミクロンCMOSプロセスを用いた
放射線センサー用多チャンネルアナログVLSIの開発
田村
健一、井上 北斗、喜友名 達也、小林 謙仁、高島 健、高橋 忠幸、中澤 知洋、(宇宙研)、池田博一(KEK)、木原 邦夫(広大)
はじめに
近年、放射線計測の分野では、ストリップ型やピクセル型の検出器の開発が進んでいる。
そのため、検出器からの信号は数万チャンネルに及ぶこともあり、多チャンネルの信号を
高速かつ低雑音で処理する読み出しシステムのニーズが高まっている。我々はこれらの要
件を満たすシステムとして、検出器からの信号を読み出すアナログVLSIの開発を独自に
アナログVLSIを必要とする検出器
進めている。我々は現在、ガンマ線検出器からの信号読み出し、粒子線検出器から
の信号読み出しを目的としてアナログVLSIの開発を行なっている。しかしこれらの
VLSIは、他の宇宙観測、医療、産業等の幅広い分野での利用が可能である。
②12×12 チャンネル 2次元読み出しチップ「H-01」
①CdTe(テルル化カドミウム)半導体ピクセル型検出器
目的: アナログVLSIの2次元化と、多チャンネルの高速読み出しのアーキテク
チャの確立
CdTe
半導体素子
CdTeはガンマ線に対する検出効率が高い半導体である。われわれ
は、CdTeを用い、将来の硬X線、ガンマ線衛星の搭載をめざして、
エネルギー分解能の高いガンマ線ピクセル型検出器の開発を行っ
ている。100×100チャンネル程度のピクセルを見込んでいるため、
読み出しシステムの小型化、高速化、低消費電力化は必須である。
仕様: ローム社 CMOS 0.35μm、4.9mm角、12×12チャンネル2次元VLSI、
260μm×260μmピッチ、パッケージ:QFP160
H-01のレイアウト図
将来的に1万チャンネル以上の読み出しが必要
アナログVLSI
2次元の情報を効率的に読み出す
アーキテクチャが必要
②Si(シリコン)ストリップ・ピクセル型検出器
高エネルギー粒子の加速・生成機構を解明する上で”その場”観測は欠かせない。この高
Flux環境下で正確なエネルギーを測定するためには、ピクセル化されたSi検出器からピクセ
ル毎に独立に粒子のエネルギー情報を読み出す必要がある。このタイプの高エネルギー粒
子検出器は開発されておらず、加速・生成機構を解明する新しい検出器となる。
VLSIの開発を進める意義
現在、CdTe、Siによるストリップもしくはピクセル型の検出器など、医療・産業化利用も含め
て、次世代技術として数万チャンネルを低ノイズ(≦100e RMS)で高速処理するシステムの
ニーズが高まってきている。
・低消費電力
・低ノイズ
・高速処理
要件
我々は、世界の他のアナログVLSIの開発グループと共同で研究を進めると同時に、我々独自
の低ノイズアナログVLSIの開発を行っている。
VLSI設計の過程
回路構成
K-01
(アナログ回路)
+
・アナログVLSIの性能を正しく理解するため。
・自ら、新しいアーキテクチャを開拓するため。
・世界一流の性能を目指すため。
2次元読み出し
アーキテクチャ
アナログ回路はK-01と共通。2次元に配列した
各ピクセルからの信号を効率良く読み出す技術
を新たに追加。
評価用基盤
16cm
SEL
低ノイズアナログVLSIの開発
独自に開発するのは、
4.9
mm
REQ
SELY
18cm
トリガーがたったチャンネルと、その周囲8チャンネ
ルだけのイベント信号を読み出す。SEL信号をチッ
プに入力すると、9チャンネルのうちのはじめのチャ
ンネルが選択され、外部に対して、読み出しを合図
するREQ信号を送る。
SEL-X
SPICEパラメータの導入
回路シミュレー
ションソフト
SPICEによる
シミュレーション
初
設
計
③カウンティングチップ「T-01」「T-02」
設
計
変
更
製
評
目的: 高速イメージング素子としてのアーキテクチャの確立
作
価
T01の仕様:ローム社 CMOS 0.35μm、9.8mm角、16×16チャンネル2次元VLSI、
260μm×260μmピッチ、パッケージ:QFP208
T02の仕様:TSMC社 CMOS 0.35μm、5mm×10mm、64チャンネル1次元VLSI
①16チャンネル 1次元読み出しチップ「K-01」「K-02」
目的: LSI技術としてのアナログ関係モジュールの開発と検証
K-01の仕様: ローム社 CMOS 0.35μm、4.9mm角、16チャンネル1次元VLSI、
パッケージ:QFP160、(目標雑音レベル<100e RMS @ 0pF)
試作は、VDEC(東京大学VLSI設計教育センター)を利用。
LSIの写真
1チップにこの回路が16チャンネル入っている。
ミラー回路を用いた独自の抵抗回路を導入したため、
回路の時定数を正確に調整できる。
4.9
mm
プリアンプ
各チャンネル、K-01とほぼ同様の回路(積分回路が1つ減っている)と、
T-01は2つのコンパレータと1つの12ビットカウンタ、
T-02は4つのコンパレータと3つの12ビットカウンタをもっている。
各チャンネル、
12ビットのカウンタを内臓。
データをためてから、カウント数のみを読み出すた
めに高速のイメージングに特化。
T-01は2次元のカウントができるが、カウンタのエネルギーレンジは1つのみ。
T-02は1次元のカウントしかできないが、カウンタのエネルギーレンジは3つある。
コンパレータ①
T-01
(モノクロのイメージ)
カウンタ①
波形整形回路
K-01と共通
コンパレータ②
カウンタ②
T-02
(カラーのイメージ)
コンパレータ③
プリアンプをバイパス
カウンタ③
入力端子(16ch × 2 ) 評価用基盤
コンパレータ④
これが1ch分の回路
構成になっている。
エネルギースペクトル
の概念図
T-01
T-02
threshold
アンダーシュートが抑えられている。
(ポールゼロキャンセル)
抵抗回路の恩恵
横軸:エネルギー
16cm
プリアンプをバイパスして入力
241Am,200V,20℃
Counts
59.5keV
Trigger
Setup
CdTe Detector
(2x2x0.5mm3)
CSA
(Clearpulse製)
出力端子(16ch)
セルフトリガー
I/O Board
Gate,HLD,RST
VLSI Board
1つのエネルギー領域のみカウント
(モノクロ画像)
Gate
VME-ADC
SPICEによる
シミュレーション
結果
3つのエネルギー領域でカウント
(カラー画像)
T-01の
レイアウト図
上図のセットアップで、CdTeに線源として
241Amをあてて、スペクトルをとった。
ADC channel
現在、K-01の問題点を改良したVLSI(「K-02」)を製作している。K-02はTSMC社のCMOS
0.35umプロセスを用いている。改良したのは、
・分解能を向上させるため、整形増幅器を改良した。
・チャンネル間で出力オフセットのばらつきが見られたため、AC結合とした。
さらに、K-02のプリアンプのフィードバックコンデンサの容量を増やし、粒子線等の大
信号に足してもダイナミックレンジをとれるVLSIも同時に製作中である。
今後の展開
・検出器と接続した最終的なシステムの実証を進める。
・VLSIの大型化などを図り、実用化する。
・VLSIテクノロジーを生かして、高性能かつ信頼性を実証する。
9.8
mm
ダウンロード

ポスター(pptファイル)