ILD VTX Engineering
2008年12月1日
杉本康博
Detector for ILC
• 2008年9月:
– GLDとLDCを統一したILDのパラメータ決定
• 2009年3月末:
– Letter of Intent (LOI) 提出
– Detector “建設”のLOIではなく、“Technical Design”へ
進むためのLOI
• ~2010年頃:
– Detector Technical Design Phase-I  中間報告書
• ~2012年頃:
– Detector Technical Design Phase-II  Project
Proposal
ILD Detector
Vertex Detector for ILD
• Impact parameter resolutionの目標:
 IP  5 10/ p sin3/ 2  [mm]
– 第1項を達成するため
• 小さなピクセルサイズ
– 第2項を達成するため
• 低物質量(<0.1%X0/layer)
• 内径を小さくBeam background増加
• センサーのテクノロジー
– ILC測定器用に10種類もの異なるテクノロジーが提案されている
– ILDではFPCCD,ISIS,CMOS,DEPFETなど
– いずれもピクセルサイズを極端に小さくするか(FPCCD)、高速読出し
(<20ms)によってpixel occupancyを低く(<1%)抑えている
ILD VTXの2つのオプション
日本グループの活動
• KEK,JAXA,東北大学
• Fine Pixel CCD (FPCCD)センサーとその読
出しASICの開発
• Doublet構造の提唱
• 現在はリソースが限られているためセンサー
と読出しASICの開発のみ
• Doublet構造に基づいたメカニカルな設計を
行う必要がある
3-doublet 構造
Design for ILD_G2
CCD: 50+30 mm Si
ASIC: 100+30 mm Si
Layer
R (mm)
3T
R (mm)
3.5T
R (mm)
4T
BP
15
14
13
L1
17.5
16
15
L2
19.5
18
17
L3
38
37
36.5
L4
40
39
38.5
L5
58
58
58
L6
60
60
60
10
R=22
RBP
Readout ASIC
62.5
RBP=13/14/15 mm for 4/3.5/3 T
80
125
140
200
消費電力
100 W
200 W
ラダーのアイデア
• 物質量の目標値
– 0.1%X0/layer = 0.2%X0/ladder
• 構造の1つのアイデア
– 50mmSi + 2mm RVC/SiC-foam +50mmSi
サンドイッチ構造
RVC: Reticulated Vitreous Carbon
網目ガラス状カーボン
検討項目
• ラダーの設計
–
–
–
–
センサーの薄型化とラダーへの貼付け方法
隣接する(f方向)センサーとのオーバーラップ
強度計算
支持方法
徹底した低物質量化が
• 全体設計
求められる
– クライオスタット構造
– 冷却方法(CCDの場合、クライオスタット内部で100W発
熱を-60度に維持)
– ケーブルの取り出し、クロックドライバー(数100W発熱)
の配置と冷却
• アラインメント
今後の予定
• LOIまでにもっともらしい設計をおこなう
• 2012年までに実寸大プロトタイプを製作して、
冷却、アラインメント、変形等が問題ないこと
を実証する
ダウンロード

ILD VTX Engineering