ISE 4.1i ソフトウェア
記者発表
2001年8月
File Number Here
市場投入までの期間短縮の要求
出荷量
携帯電話
PCS
PC
VTR
ケーブル
カラー
TV
TV
モノクロ
TV
DVD
100 万単位
5
10
15
市場投入までの年数
20
 新しい製品ほど、量産出荷までの期間が短い
 新しい製品ほど、 量産出荷期間も短い
www.xilinx.com
2005 年には
5000 万システム ゲート規模に!
オンチップ RAM (Kbits)*
* CLB の 25% を RAM と仮定した場合
16,000
50M
40M
12,000
30M
8,000
20M
4,000
10M
2001
0
0
100
2002
2003
200
300
2004
400
ロジック セル数 (1,000 単位)
www.xilinx.com
2005
500
最速のソフトウェア ランタイム
ゲート/分
50,000
ISE
4.1i
 毎分 50,000 ゲート
40,000
 毎時 300 万ゲート
v3.1i
30,000
20,000
v2.1i
10,000
v1.5
1997
v1.5i
1998
1999
2000
 当社のこれまでの主要リリースの 2 倍速
www.xilinx.com
2001
動作クロックは 75% 高速化
 3.1i による設計を 4.1i で直接処理すること
で、クロック速度は平均で 75% 高速化
 ProActive Timing Closure を通じて達成
— 新しいタイミング技術の集積
— すべての ISE 構成に組み込み済み
— 高集積から低集積まで、あらゆるデザインで
良好なパフォーマンスを発揮
 最高動作周波数で 300MHz 以上を達成
 今日最速の PLD デザインを達成
www.xilinx.com
ProActive Timing Closure
先進のタイミング アルゴリズム
 クリティカル データパスを最初に配置
— 最適な配置結果を実現
 優れた「インテリジェント」配線
— タイミングを満たしている配線を保護
— タイミングを満たせなかったパスについて透過
的に配線を再試行
 高性能 IP の直接配線
— 結果予測が可能で何回でも使用可能な IP の
配置配線
www.xilinx.com
ProActive Timing Closure
FPGA の物理合成
 Synplicity 社製 Amplify
— スタンドアロン合成に比較して 40% 良好な合成結果
 Synplicity 社製 Synplify に TOPS 技術を組み込み
— 上乗せで 10~15% 良好な合成結果
 1 回の処理行程で最適な P&R 結果
www.xilinx.com
ProActive Timing Closure
タイミング クロス プロービング
 タイミング クロス プロービング
— Floorplanner や Source Tool に対する処理
— デバッグ時間の大幅短縮
www.xilinx.com
ProActive Timing Closure
HDL 解析
 HDL 解析の諸機能
— XST に組み込み
 Synopsys LEDA を通じて
— 構成可能
 FPGA論理合成 用の
優れたコードを保証
 HDL のデバッグに要する
時間を低減
 デザインの変更を提案
www.xilinx.com
検証手法を拡張
 FPGA にとって業界初の
フォーマル・ベリフィケーション
—
—
—
—
Synopsys Formality
Verplex Conformal Equivalency Checker
ASIC 用に採用されているものと同じ技術
高速 / 高集積デザインでも迅速で信頼性が
高い
 ModelSim 5.5 ファミリのシミュレータ
— ModelSimXE を含む
 設計フローのどの段階でも
チェックポイント検証を実行可能
www.xilinx.com
ASIC 設計者にとって十分パワフル
な FPGA ツール群
 XPower
— PLD デザイン向けに業界初の消費電力量解析 / 熱量
エスティメータ
— ModelSim ファイル用の組み込みインテグレーション
 Synopsys PrimeTime
— 静的タイミング解析インテグレーション
— ザイリンクスの静的タイミング ツールも利用可能
 Synopsys LEDA
— HDL 解析およびソース確認
 基板レイアウト解析のサポート
www.xilinx.com
1 つのパッケージで
全デバイスの集積度をサポート
 複数の高速 I/O 選択が可能
 ITD (Internet Team Design) オプション
でチーム設計サポート
 1 つのパッケージで全デバイスを
サポート
 デバイス規模やスピード グレードを
速やかに変更可能
 当社ソフトウェアは既存ユーザ全て
にメリットを提供
 今後リリースされるデバイス
ファミリもサポート済み
www.xilinx.com
設計環境は 1 つ
構成は 4 つ
完全な設計フロー
完全なデバイス サポート
完全な機能サポート
価格は $2495
EDA インテグレーション
完全なデバイス サポート
価格は $1495
低価格の設計フロー
300Kまでの全デバイス サポート
価格は $695
Web ベースの配布
中、低集積度のデバイス サポート
簡易的な機能サポート
無償
www.xilinx.com
ISE 4.1i ソフトウェア
記者発表
技術上の付録(各バージョンの機能仕様)
File Number Here
ISE 4.1i の仕様
バージョン
ISE WebPACK
ISE BaseX
ISE Foundation ISE Alliance
プラットフォーム
PC
PC
PC/UNIX
PC/UNIX
Virtex シリーズ
2V40,80,250 & V300E
300K までは全部
全て
全て
Spartan シリーズ
300K には Spartan-II/*
300K までは全部
全て
全て
デバイス
XC4000 シリーズ
なし
4KE & >
4KE & >
4KE & >
サポート
CoolRunner シリーズ
XC9500 シリーズ
全て
全て
全て
全て
全て
全て
全て
全て
Schematic Editor
○
○
PC のみ
×
HDL Editor
○
○
○
○
設計
State Diagram Editor
○
○
PC のみ
×
入力
CORE Generator
×
○
○
○
FloorPlanner
○
○
○
○
○
○ (オプション)
○
○ (オプション)
○
○ (オプション)
○
○ (オプション)
FPGA Express
×
○
PC のみ
×
Xilinx Synthesis Tech. (XST)
○
○
○
×
Synplify/Pro Integration
×
○
PC のみ
PC のみ
○
CPLD
○
CPLD
○
CPLD (PC のみ)
○
×
Constraints Editor
Xilinx System Generator for Simulink
合成
Leonardo Integration
ABEL
*今後リリースされるデバイス
www.xilinx.com
ISE 4.1i の仕様表(各バージョン)
★下図は、前ページからの続きで、前ページで処理済み★
★前ページをダブルクリックして、スクロールすると表示されます。★
Feature
ISE WebPACK
ISE BaseX
ISE Foundation
ISE Alliance
Platform
PC
PC
PC/UNIX
PC/UNIX
HDL Bencher
Yes
Yes
PCのみ
No
ModelSim Integration
Yes (オプション)
Yes (オプション)
Yes (オプション)
Yes (オプション)
Timing Analyzer
Yes
Yes
Yes
Yes
Chipscope ILA
オプション
オプション
オプション
オプション
FPGA Editor
No
Yes
Yes
Yes
ChipViewer
Yes
Yes
Yes
Yes
Xpower
Yes
Yes
Yes
Yes
3rd Party Sim Support
Yes
Yes
Yes
Yes
iMPACT
Yes
Yes
Yes
Yes
Schematic Editor
Yes
Yes
Yes
No
Implementation
HDL Editor
Yes
Yes
Yes
Yes
Tools
FPGA Editor with Probe
Modular Design
Educational Services
Custom Design Services
Support Services
IP and CORE products
No
No
Yes
Yes
Webのみ
Yes
Yes
Yes (オプション)
Yes
Yes
Yes
Yes
Yes
Yes (オプション)
Yes
Yes
Yes
Yes
Yes
Yes (オプション)
Yes
Yes
Yes
Yes
Verification
Design Planning
and Support
www.xilinx.com
iMPACT
 すべてのチップ プログ
ラミングに一本化され
た GUI インタフェース
で対応可能
 ウィザード形式のセット
アップ
 コマンド-ライン オプシ
ョン
 デバッグ機能
www.xilinx.com
ISE 4.1i のその他のコンポーネント
 ECS - スケマティック キャプチャ(回路図入力)
 Project Navigator は、ISEの統合GUIフロント-エンド
— ISE Alliance ユーザは、今でも Design Manager を利用可能
 HDL Bencher 2.0
 これまで以上に容易でスマートなインストール
 モジュール式の設計 / iTD
 チップスコープ ILA
 エンベデッド システム / 次世代Virtex-Ⅱ
www.xilinx.com
ダウンロード

ISE 4.1i ソフトウェア記者発表